⑩ 日本国特許庁(JP)

① 特許出願公開

#### 平2-165724 ⑫ 公 開 特 許 公 報(A)

®Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成 2年(1990) 6月26日

H 03 K 19/096

8326-5 J 7514-5 F В

> 8326-5 J H 03 K 19/00

101 F

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称 デジタル集積回路

> 願 昭63-321702 ②特

題 昭63(1988)12月19日 22出

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

勿出 顋 人 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号

弁理士 佐野 静夫

### 1. 発明の名称

デジタル集積回路

## 2. 特許請求の範囲

(1) 夫々のゲートに入力信号を与え、ドレイン を互いに接続した第1のPチャネルドET及び第 1のnチャネルPBTと、前記第1のPチャネル F B T 及び第1のnチャネルF B T の各ソースと 電源又はグランド間に接続された第2のPチャネ ルFPT及び第2のnチャネルFPTと、所望の 遅延時間を設定して前記第2のPチャネルFET 及び第2のnチャネルFBTの各ゲートに互いに 反転するクロック信号を供給する遅延回路とを単 位回路とし、前記単位回路を並列に複数段接続し てなることを特徴とするデジタル集積回路。

## 3. 発明の詳細な説明

### 産業上の利用分野

本発明はデジタル集積回路に関し、特にはデジ タル信号の高調波によるノイズ低波を図ったデジ タル集積回路に関する。

## 従来の技術

電子機器におけるノイズのうち、他へ被害を与 えるものとして雑音端子電圧及び不要輻射がある。 前者の雑音端子電圧はノイズフィルタやノイズカ ットトランス等を活用することによって解決する ことができる。しかし後者の不要輻射は電線を伝 わるのではなく空間に放射された電波に伴うもの であるため、対策が非常に難しい。特に最近の電 子機器のようにデジタル信号によって動作を制御 するものにおいては不要輻射の問題は大きい。

即ち、電子機器を制御しているデジタル集積回 路の出力端子から出力されるデジタル出力信号は、 立上り、立下り波形が急峻なため、波形部分には 高調波成分が多く含まれ、この高調波成分が本来 の論理出力信号に伴って出力端子から飛び出し、 不要輻射の原因になる。

デジタル集積回路は近年ますます高速化。 高集 積化されており、前配不要輻射をできる限り低波 するための技術が望まれている。このような不要 輻射を低波する方法として、集積回路の出力端子

特開平2-165724(2)

にノイズ低減のフィルタ回路やピーズコア等を外付けすることが提案されているが、前述のように 外部に一旦出力された信号出力に対策を施こすこ とになるため、充分な効果が得られないという問 題があった。

また他の対策として、集積回路内で出力バッファの出力インピーダンスを上げたり、成いはバッファの構造を変えることも提案されている。第2 図は従来から提案されている出力バッファの回路 図で、出力段(3)を構成するP、nチャネルFE T(1)。(2)のゲートに夫々ブリバッファ回路A。 A。を接続することによって構成されている。

上記 P 、 n チャネル F E T (1) 、(2) の各ゲートに接続されたプリバッファ 回路 A , . A 。は、いずれもインバータとトランジスタによる負荷とで構成されている。このようなプリバッファ 回路 A , . に立上り、立下りの信号が入力されてオン、オフすると、出力段の P . n チャネル F E T (1) , (2) のゲートにおいては、ゲートの容量 C と ブリバッファ 回路のトランジスタ負荷による抵抗 R の

段の論理ゲート回路に与えて次段のクロックドインパータのクロック信号を形成するための信号と し、このような遅延クロック信号が入力されたクロックドインパータを複数段並列に接続して構成する。

#### · 作 用

並列接続された複数段のクロックドインバータ において、各段のクロック信号入力部に設けれた論理ゲート回路を順次オンさせることには、形成 クロックドインバータによる電流バスを順回 回し、電流バスの形成に伴って出力バッファ を はしてのインピーダンスの時間 変化に従って出か でき、インピーダンスの時間 変化に従って出か 形の立上り、立下りはなまったものになり、その 結果信号波形に合まれる高調波成分が除去される。

#### 実 施 例

第1図(a) において、入力信号が失々のゲート に入力された第1 PチャネルFETP…と第1 n チャネルFETn…が設けられ、阿FETの各ド レインは互いに接続されると共に抵抗Rを介して ために、CR時定数に対応したなまりを伴った信号波形として入力され、出力端子には積分回路を 通った波形の信号が出力されることになって不要 幅射は低減される。

#### 発明が解決しようとする課題

しかし上述のような積分波形で高調波成分を減 じることには限度があり、充分な効果をもたらす には至っていない。

本発明は上記従来回路の問題点に鑑みてなされたもので、不要輻射の充分な軽減を図ったデジタル集積回路を提供することを目的とする。

## **課題を解決するための手段**

上記目的のため本発明は、電源とグランド間に 2個ずつのPチャネルF E T 及び n チャンネルF E T を直列接続し、電源側及びグランド側の各 P . n トランジスタのゲートにクロック信号を入力し てなるクロックドインバータに対して、論理ゲー ト回路によって所望量の遅延を施こしたクロック 信号を前記クロックドインバータの電源側及びグ ランド側の各 F E T のゲートに与えると共に、次

出力端子(4) に導かれている。

上記第1PチャネルFETP...のソースと電源間には第2PチャネルFETP...が、また第1n チャネルFETn...のソースとグランド間には第 2nチャネルFETn...が夫々接続され、付加された各FETP...、n...にクロックドインバータとしてのクロック信号が入力されている。

上記4個のFETの直列接続回路は、電源とグランド間に並列に複数段接続され、1段目のFET直列接続回路の第1PチャネルFETP...及び第1nチャネルFETn...のゲートにも共通に上記入力信号が与えられ、また互いに接続されたドレインは共通に出力端に導かれている。

ここで第2段目以降のFET直列接続回路の第 2PチャネルFETP::、第2nチャネルFETn::のゲートに入力するクロック信号が... す. は、遅延回路Dの出力信号として与えられる。 毎 遅延回路Dは入力信号として前段クロックドイン パータを作動させたクロック信号す... が与えられており、この前段クロックドインパータのクロ

## 特開平2-165724(3)

ック信号でi... に所望量の遅延を施こした遅延クロック信号でi... øi が当段の第2PチャネルFBTPii.. 第2nチャネルFBTniiに入力されてクロックドインパータを制御する。

上記遅延回路 D は第1 図(b) に示すようなイン
パータを数段直列に接続してなる回路で、ゲート
のスイッチング時間を利用して入力クロック信号
す...に遅延を施こし、遅延クロック信号す...
ø: を形成して当段のクロックドインパータを制
領する。

商、初設のクロックドインバータにおいても同様に、遅延回路 D を介してクロック信号を入力しても動作させ得るが、本実施例では、2 段目以降について遅延回路 D を接続して構成する。

上記構成からなるデジタル回路において、入力 信号 øが "高" から "低" に変化した場合の動作 を説明する。

まず入力信号としてクロック信号 6. が"低" 状態に変化すると、初段クロックドインバータの 第1PチャネルFETP…はオン、第1nチャネ

即ち入力信号の"高"から"低"への変化に対して、出力偏子(4)には、初段クロックドインバータから順次次段のクロックドインバータが順次 專通して電源と出力端間の電流バスを形成し、イ ンピーダンスが高から低に順次変化する状態を作 ルドETniはオフになり、このPiがオンni
がオフの状態は第2段以降のクロックドインパー
タを構成するPETにおいても同じである。クロック信号は、が入力されている第2PチャネルFETPiがオンになることから阿PチャネルFETPi、Piを介して電源と出力端子間に電波パスが形成される。

一方第2段以降のクロックドインバータにおける第1n チャネルFET n i i がオフ状態にあることから各段においてグランドへの電波パスはなく、従って出力端には"高"状態が出力される。

上記入力信号レベルの "高" から "低" への変化に対し、各段のクロックドインバータを制御するためのクロック信号は遅延回路 D を介して与えられるため、上記信号レベルの変化時点に対して遅れを伴い、クロック信号 4 m が遅れて出力された時点で第2段クロックドインバータの第2 P チャネルF E T P \*\*\* は既にオンバータの第1 P チャネルF E T P \*\*\* は既にオンバータの第1 P チャネルF E T P \*\*\* は既にオン

り出す。

入力信号が"低"から"高"に切換る場合も、 各FETのオン、オフ関係を逆にした動作が行われ、同様に時間の経過と共に回路のインピーダンスは高から低に変化する。

上記のような信号変化時の時間経過に伴うイン ビーダンスの変化により、入力信号の立上り、立 下りの変化に対して出力としてはなまった波形の 信号を得ることができる。このようななまった波 形には高調波成分はほとんど含まれない。

従って上記出力バッファを構成するクロックドインバータの接続段数、遅延回路の伝達時間及び回路を構成しているFETのインピーダンス等は、出力被形から高調被成分をほぼ除き得る条件に設定するが、不要輻射低減の要求度が低い場合には、上記条件を観和して調整することもできる。

#### 発明の効果

以上のように本発明によれば、急峻に変化する デジタル信号の処理回路に対して、超次遅延して 動作するクロックドインバータを利用することに

# 特閒平2-165724(4)

より、出力波形から高調波成分をほぼ除くことが でき、不要輻射の原因を軽減することができて他 の集積回路、電子部品等への影響を著しく改善す ることができ、電子機器の信頼性を高めることが できる。

## 4. 図面の簡単な説明

第1図(a) は本発明による実施例の出力バッファ回路図、第1図(b) は同実施例の遅延回路の具体例を示すブロック図、第2図は従来の不要輻射低減用出力バッファ回路図である。.

> 出 顧 人 シャープ株式会社 代 理 人 弁理士 佐 野 静 夫





